芯片复杂性的快速增长给试图利用芯片上可用门的设计人员带来了负担

　　设计重用 - 在多芯片设计上采用预先设计和预先验证的内核(通常称为不准确的，作为知识产权或IP)的能力对于可行的片上系统设计是必要的。除了设计重用之外，还需要保留那些缺乏使用这些块的合法权利的人和组织的可重用块。

　　保护芯片核心是一个复杂的问题，因为有人可能会使用多个抽象级别或传输核心，如RTL，门级或物理布局数据，以及核心供应商的扩散。由于基于核心的芯片设计相对较新，商业核心保护仍处于早期阶段。通过了解保护硬核和软核芯片的可用和不断发展的方法，您可以更好地设计可重复使用的块并将这些块传输给公司内外的其他人。

　　核心不等于IP

　　关于保护可重用硅芯免受非法使用的讨论会带来核心或虚拟组件(VC)与IP之间的差异。尽管许多人将芯片内核称为IP，但对于大多数关于片上系统和可重用内核的讨论而言，这个术语并不具体。知识产权是一个广义的术语，定义为公司拥有的任何特殊知识，使其在竞争中具有优势(参考文献1)。硅芯是IP，但公司的专利，特殊芯片工艺等等也是如此。核心保护比一般的知识产权保护更受关注。

　　知识产权保护通常采取法律威慑的形式 - 用于防止某人窃取知识产权的方法。这些威慑包括专利，版权，商标和商业秘密(参考文献1)。这些保护机制通常是有效的，但肯定不是万无一失的。例如，亚洲街区各国都有很多盗版CD和录像带。另一方面，核心保护超越了这些法律威慑力量。诸如加密和编译之类的保护方法在使核心盗窃变得更加困难方面是有效的。同时使核心盗窃更难的是水印，数字指纹识别和标记 - 所有检测和提供盗窃证据的方法。但是，没有任何保护机制是万无一失的。你可以在时间和资源方面花费极其昂贵的时间来窃取核心，但是你不能让它变得不可能。

　　可重复使用的核心有三种形式：软，坚固和坚硬。供应商通常用HDL，Verilog或VHDL描述软核，但核心也可能有门级或网表描述。软核不包含物理信息;您可以为各种硅工艺设计它们。这种灵活性的权衡是一组松散的性能规范，因为性能(速度和功率)取决于核心的物理实现。硬核是嵌入芯片中的已定义物理块。由于硬核具有固定的拓扑和目标进程，因此它具有明确定义的性能。硬核和软核之间是坚固的核心，具有一些结构和拓扑优化。由于公司核心包含一些布局指导，因此其性能比软核的性能更可预测。公司核心具有一系列表示形式，从布局规划的RTL块到完全放置的网表。不同类型的内核需要不同类型的保护和检测。

　　通常以加密或编译的形式添加技术核心安全性的结果是，您更难以使用核心(见附文“模型编译保护核心”)。保护核心的本质降低了核心“胆量”的可见性，使得设计和调试核心变得更加困难。另一方面，核心保护的检测机制没有隐藏核心工作方式细节的问题(表1)。

　　两种不断发展的核心盗窃检测方法是数字水印和数字指纹识别。水印是您在某个抽象级别(例如RTL)添加到核心的东西，并且您可以在稍后的抽象级别(例如门级或核心的物理描述)中进行检测。您希望在核心上使用数字水印，以使水印对核心性能影响很小或没有影响;此过程类似于添加测试逻辑。另一方面，数字指纹不是您添加到核心以使其可唯一识别的内容，而是核心结构中已存在的某些功能。因为您不会向核心添加任何内容，所以您可以将指纹视为被动水印。

　　数字水印是保护VC的可行方法，但需要付出代价。如果正确实施，水印是对核心盗窃的威慑。开销(面积，性能下降或两者兼而有之)可能很低，您可以在不同的设计 - 抽象级别应用不同的水印。虽然水印阻止了VC的盗窃，但它们并没有阻止它。此外，添加数字水印并随后检测水印需要花费时间和资源。同样，虽然您不必添加数字指纹，但仍然需要花费时间和金钱来识别核心的唯一指纹，然后再读取指纹。

　　您可以通过以下方式实现数字水印和指纹旨在隐藏他们从潜在小偷那里获得的保护的技术。另一方面，标记是一种向核心添加信息以帮助跟踪核心来源，使用者以及其他相关信息的方法。标准单元和存储器块提供商Artisan Components(www.artisan.com)开发了一种称为Artiscan的标记方法，VC供应商在GDS-II文件中插入了描述芯片物理布局(“多边形”级别)的文件。硬核或标准单元供应商将文本插入到特定代工厂特有的设计层上的ASCII GDS-II文件中。该文本包括核心/单元供应商的名称，产品名称，核心/单元的版本号，代工厂名称和核心/单元区域。核心供应商和代工厂可以根据需要添加信息。 AnArtiscan读卡器检测标记的注释并打印出总结核心信息的报告。

　　目前正在开发几种数字水印方案。虽然尚未作为商业产品提供，但一些例子说明了可能成为主流基于核心的产品开发的一部分的水印技术。用于DSP滤波器的一种水印技术在算法开发期间应用水印(参考文献2)。通过操纵滤波器响应，您可以将数字签名(位模式)编码为滤波器的幅度响应(图2)。片上滤波器性能测量很容易产生签名。您还可以在架构级别的过滤器中嵌入类似的数字签名，从而更改过滤器的配置而不修改其传输功能。虽然这种技术适用于特定的核心功能 - 过滤器 - 其他水印方案正在开发用于abroaderclass的威廉希尔官方网站 。

　　通过嵌入数字签名，您可以在大多数数字控制威廉希尔官方网站 中找到顺序逻辑威廉希尔官方网站 的水印方法(参考文献3和4)。参考文献3中的技术通过将水印放置在同步时序威廉希尔官方网站 的状态转换图上来工作，使得威廉希尔官方网站 呈现特定输入集的属性，该威廉希尔官方网站 在非水印版本中是不可能的。一个必要的约束是选择水印过渡，这样就不会影响威廉希尔官方网站 的正常功能。您可以将水印添加到门级的有限状态机(FSM)，然后使用适当的FSM输入序列对其进行检测。参考文献4中的工作类似。此技术修改FSM以使用意外的输入集提供可预测的输出。修改是I/O集的水印，在正常威廉希尔官方网站 操作期间不会发生。水印I/O集难以检测，因为它在一系列正常的I/O序列中。

　　FPGA为实现数字水印提供了独特的机会，因为所有FPGA芯片都有一些未使用的逻辑。例如，您可以在Xilinx(www.xilinx.com)器件的未提交的可配置逻辑块(CLB)的查找表中嵌入透明数字签名。为了增加使用基于查找表的签名对芯片进行逆向工程的难度，该方法对每个设计实例的签名使用不同的CLB。此方案导致每个实例的布局不同。签名很难被检测到并且对威廉希尔官方网站 性能没有太大影响，尽管签名的不同指定CLB会导致布局后的某些时序差异。

　　因为数字水印要求您添加一些内容。核心不需要正常运行的核心，数字指纹似乎是保护您的VC的可行替代方案。 Taeus的业务是专利许可和诉讼的技术调查，已经开发出数字指纹流程。 Taeus在Verilog或VHDL中以设计的行为级别识别指纹。然后，您可以在后续的设计抽象级别读取指纹，一直到硅实现(图3)。 Taeus的指纹基于两个组织为特定任务设计VC的事实，例如PCI核心，有些不同。 Taeus的FingerPrint技术为每个VC识别一个独特的指纹，将VC与具有类似功能的其他块区分开来。该技术于5月在Actel(www.actel.com)PCI宏上得到证实。现在，Taeus手动读取不同抽象级别和硅片上的指纹。到今年年底，该公司希望拥有可用于执行某些阅读任务的自动化工具。

　　IT有多广泛?

　　如果您包含法律保护措施(如专利和版权)，则实施核心保护的供应商和用户的百分比很高。如果仅考虑VC保护的技术方法，则使用率会急剧下降。最近一份总结VC风险保护调查的报告显示，接受调查的公司中有近90%(包括系统公司，半导体供应商，IP供应商和设计公司)使用一些法律手段来保护核心(参考文献6)。同一调查报告称，这些组织中只有约42%通过加密保护VC，35%使用其他技术手段，如数字水印和指纹识别。低水平的基于水印和指纹的核心保护是由于许多因素造成的，包括基于技术的VC保护方案的不成熟以及缺乏数字水印和指纹标准(参见附文“VSIA印刷机的核心 - 保护标准“)。采用这些保护技术还需要额外的资源;许多进行基于核心设计的公司都不愿意花时间和金钱通过这些手段进行核心保护。

　　从硅代工厂的角度来看，尽管联华电子(www.umcgroup.com)正在与Artisan合作Artiscan标记技术，TSMC(www.tsmc.com)不使用芯片标签进行跟踪。该公司目前正在手动跟踪芯片，但正在考虑自动化流程。台积电正在寻求的另一项核心保护技术是为核心供应商存储核心数据文件。当代工厂客户想要将芯片设计到芯片上时，台积电将提供“幻像”块和适当的模型。在客户完成设计并准备好硅片之后，TSMC将核心的GDS-II文件添加到完整的芯片GDS-II中;客户永远不会看到详细的核心数据文件。

　　Phoenix Technologies(www.phoenix.com)营销副总裁Robert Nalesnik回应了许多核心供应商和用户的抱怨。目前的VC技术保护方法对凤凰城及其客户来说太有限了。您必须能够在所有后续设计步骤中通过最终芯片检测嵌入式数字水印或在某种设计抽象级别建立的已识别数字指纹。当前可用的加密和编译方案不存在标准化。如果凤凰城选择支持商业核心模型加密工具，该公司将不得不为不同的客户提供不同的工具 - 这是凤凰不愿意承担的负担。

　　Nalesnik还表示许多基于核心的关注 - 芯片设计师：对他们而言，保护方法不得影响设计过程。当然，设计师最初也对测试设计(DFT)技术有类似的关注;他们希望DFT没有硅开销或额外的设计时间。然而，设计师对DFT的担忧逐渐消退，因为DFT的实用性变得明显。随着时间的推移，随着VC保护技术的成熟，设计师对它的反应将遵循与DFT类似的路径。

　　模型编译保护核心

　　最多广泛使用的核心保护技术使用加密或安全模型生成来保护模型。这两种技术在Verilog或VHDL中的软核模型上效果最佳，并且对于知识产权(IP)导出最有用，例如从供应商到被许可人。加密和编译是不同的。真正的加密为解密留下了空间 - 加密过程是可逆的 - 源代码恢复。编译从HDL源代码生成二进制对象代码。编译是不可逆转的，因此在编译后几乎不可能恢复源代码(图A)。 Topdown设计解决方案，Summit Design，Escalade和Synopsys(表1)是一些EDA公司，其产品使用模型源代码编译来保护核心模型，并让设计人员模拟受保护的模型(参考文献1)。

　　除了源代码恢复之外，编译还提供了比加密更多的优势。核心供应商可以使用标准接口为多个模拟器生成编译代码，例如Verilog的PLI(编程语言接口)。没有用于保护核心的加密标准。核心开发人员可以为他们的客户提供编译模型，然后客户将模型模拟为芯片设计的一部分。由于模型表示的逻辑采用编译格式，因此客户无法破译此逻辑。最后，一些提供编译模型的公司可以优化模型上的模拟包装外壳，以便在目标模拟器上实现最快的执行速度。