同步时序威廉希尔官方网站 设计中最关键的是时钟设计, 随着威廉希尔官方网站 规模与速度的提高, 对时钟的周期、占空比、延时和抖动等方面的要求也越来越高。为了顺应这需求, Spartan-6 系统器件在原有的DCM模块基础引入了模拟PLL模块构成了功能强大、控制灵活的时钟管理模块(CMT)。每个CMT模块包含两个DCM模块和一个PLL模块。Spartan-6 系统器件有多至六个CMT 模块。
一、器件组成与特性
1.DCM模块主要有以下功能模块组成:
a.DLL 模块, 主要由延时线和控制逻辑组成。
b.数字频率合成器, 为系统产生丰富的频率合成信号输出到CLKFX 和CLKFX180 。可以提供2~32 的倍乘与1~32 的分频系数。
c.数字移相器, 可提供粗调的0,90 ,180 ,270 度移相和具有动态调节能力的相位细调。
d.数字频谱合成器, 产生扩频时钟减少电磁干扰( EMI )。
Spartan-6 DCM 模块提供给用户的设计原语有DCM_SP 和DCM_CLKGEN ,DCM_SP 在
Spartan-3E FPGA 器件中也有,而DCM_CLKGEN 是Spartan-6 新增的,可以用产生动态的频率合成信号和扩频时钟。
2. PLL 模块,有一400MHz~1000 MHz 压控振荡器(VCO ),可提供8 种移相(0 °, 45 °, 90 °,135°, 180 °, 225 °, 270 °, 315 °)和6 个可独立编程倍乘与分频系数的输出信号。提供给用户的设计原语有PLL_BASE 和PLL_ADV ,PLL_BASE 是单独使用PLL 模块最常调用的原语,允许使用PLL 的最常用特性, PLL_ADV 包括PLL_BASE 所有的特性之外,还提供时钟切换及与DCM 的连接。可用于以下工作模式:
a. 时钟网络去歪斜
b. 频率合成
c. 抖动滤波
d. 零延时的缓冲
f. PLL 与PLL 、DCM 的级联
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
全部0条评论
快来发表一下你的评论吧 !