目标
创建一个新的Quartus®II项目
选择支持的设计输入方法
将设计编译成FPGA
查找生成的编译信息
创建设计约束(指定和设置)
管理I/O分配
进行时间分析并获得结果
Quartus II软件设计系列:验证
用ModelSim Altera进行基本设计仿真
功率分析
调试解决方案
SignalProbe增量路由
系统内源和探测器
SignalTap II嵌入式逻辑分析仪
逻辑分析仪接口
系统内存内容编辑器
芯片规划和资源属性编辑器
QuartusⅡ软件设计系列:时序分析
使用TimeQuest计时分析器创建计时约束,以满足和优化计时要求
使用TimeQuest TA对Altera设备执行详细的定时分析
Quartus II软件设计系列:优化
增量编译
Quartus II优化特性和技术
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
全部0条评论
快来发表一下你的评论吧 !