资料下载
如何使用SoC实现嵌入式FPGA的设计
分享资料个
嵌入式 FPGA 将不再是梦想。根据 Achronix，未来，芯片设计者只要简单地将线对线互连加进其 SoC 设计即可。 Achronix Semiconductor 营销副总裁 Steve Mensor 表示，这款被称为 Speedcore 的嵌入式 FPGA （eFPGA） IP 产品目前已经就绪且正出货中。尽管并未透露出货数字以及客户名称，该公司表示这款产品现在已经提供给客户使用了。 Speedcore 象征着该公司首次进军 IP 业务。Achronix 自 2013 年以来一直在生产其旗舰级 FPGA 产品——Speedster 22i。因此，对于 Achronix 来说，这是一条漫长的道路，因为该公司在 4 年以前才首次宣布开发 eFPGA IP 的计划。尽管如此，Achronix 在此看到了一线曙光，预计今年可望首次盈利，营收上看 1，200 万美元。根据 Mensor 表示，该公司预计其销售额将在 2017 年成长超过 4，000 万美元，进一步使 eFPGA IP 业务成为带动 Achronix 成长的“重要驱动力”。
设计工具
Speedcore 采用与 Achronix Speedster 22i FPGA 相同的高性能架构。专为运算和网络加速应用而设计的 Speedcore eFPGA IP 将整合至其他公司的 ASIC，应用于数据中心、无线基础设施和网络设备。 Mensor 认为，eFPGA 的最大优势在于其设计工具。多年来，Achronix 了解到客户需要更好的设计工具，为其带来优质的结果、简单易用性以及第三方整合，而这些特点都是“Achronix CAD 环境”（ACE）所能提供的一部份。为了成为系统的一部份，eFPGA IP 必须具备易于整合于 SoC 的功能设计。Achronix 提供了可让客户直接整合于其 SoC 的 GDS II 版 Speedcore IP，以及可让客户用于设计、验证与编程 Speedcore eFPGA 功能的 ACE 工具客制版。
CPU 投片？
整个电子产业都知道 FPGA 极其热门。只要看看微软（Microsoft）的 Project Catapult 就知道了。微软解释，这项计划是专为“加速微软在网络、安全、云端服务和人工智能（AI）等方面的超级运算基础”而打造的，并作为其于“后 CPU”（post-CPU）的各种技术——包括 GPU、FPGA 与 ASIC 的最大睹注。微软这项 Project Catapult 的关键就在于 Altera Stratix V D5 FPGA。Mensor 强调，整个电子产业普遍存在的看法是，微软的计划促成了英特尔（Intel）决定收购 Altera。藉由 AlphaGo，Googler 的客制 Tensor 处理器单元也激励了许多工程师，促使他们开始考虑从 ASIC 到 GPU 和 DSP 的一切。Mensor 解释说，他们正在寻找能够更有效率处理“加速非结构性搜寻、机器学习与人工智能”的技术。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
- 相关下载
- 相关文章
