资料下载
×
PCB设计：降低噪声与电磁干扰的24个窍门资料下载
消耗积分:3 |
格式:pdf |
大小:87.66KB |
2021-04-21
而无返还
分享资料个
电子设备的灵敏度越来越高，这要求设备的抗干扰能力也越来越强，因此PCB设计也变得更加困难，如何提高PCB的抗干扰能力成为众多工程师们关注的重点问题之一。ADI中文技术支持william hill官网
上网友分享的《PCB设计：降低噪声与电磁干扰的24个窍门》为PCB设计中降低噪声与电磁干扰提供了非常实用的建议，值得筒子们阅读收藏。
1.能用低速芯片就不用高速的，高速芯片用在关键地方。
2.可用串一个电阻的办法，降低控制威廉希尔官方网站
上下沿跳变速率。
3.尽量为继电器等提供某种形式的阻尼。
4.使用满足系统要求的最低频率时钟。
5.时钟产生器尽量近到用该时钟的器件，石英晶体振荡器外壳要接地。
6.用地线将时钟区圈起来，时钟线尽量短。
7.I/O 驱动威廉希尔官方网站
尽量近印刷板边，让其尽快离开印刷板；对进入印制板的信号要加滤波，从高噪声区来的信号也要加滤波，同时用串终端电阻的办法，减小信号反射。
8.MCD 无用端要接高，或接地，或定义成输出端，集成威廉希尔官方网站
上该接电源地的端都要接，不要悬空。
9.闲置不用的门威廉希尔官方网站
输入端不要悬空，闲置不用的运放正输入端接地，负输入端接输出端。
10.印制板尽量，使用45 折线而不用90 折线布线以减小高频信号对外的发射与耦合。
11.印制板按频率和电流开关特性分区，噪声元件与非噪声元件要距离再远一些。
12.单面板和双面板用单点接电源和单点接地、电源线、地线尽量粗，经济是能承受的话用多层板以减小电源，地的容生电感。
13.时钟、总线、片选信号要远离I/O 线和接插件。
14.模拟电压输入线、参考电压端要尽量远离数字威廉希尔官方网站
信号线，特别是时钟。
15.对A/D 类器件，数字部分与模拟部分宁可统一下也不要交叉。
16.时钟线垂直于I/O 线比平行I/O 线干扰小，时钟元件引脚远离I/O 电缆。
17.元件引脚尽量短，去耦电容引脚尽量短。
18.关键的线要尽量粗，并在两边加上保护地。高速线要短要直。
19.对噪声敏感的线不要与大电流，高速开关线平行。
20.石英晶体下面以及对噪声敏感的器件下面不要走线。
21.弱信号威廉希尔官方网站
，低频威廉希尔官方网站
周围不要形成电流环路。
22.信号都不要形成环路，如不可避免，让环路区尽量小。
23.每个集成威廉希尔官方网站
一个去耦电容。每个电解电容边上都要加一个小的高频旁路电容。
24.用大容量的钽电容或聚酷电容而不用电解电容作威廉希尔官方网站
充放电储能电容。使用管状电容时，外壳要接地。
来源：ADI微信公共号 （analog_devices）
(mbbeetchina)
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
评论(0)
发评论
- 相关下载
- 相关文章
