STM32入门学习笔记之中断架构（上）

3.1 STM32F103中断概述

Cortex-M3内核支持256个中断，其中包含了16个内核中断和240个外部中断，并且具有256级的可编程中断设置。但STM32并没有使用Cortex-M3内核的全部东西，而是只用了它的一部分。STM32有84个中断，包括16个内核中断和68个可屏蔽中断，具有16级可编程的中断优先级。而我们常用的就是这68个可屏蔽中断，但是STM32的68个可屏蔽中断，在STM32F103ZET6中只有60个。

3.2 STM32F103中断优先级

3.2.1 优先级结构

STM32F103的中断分为抢占优先级和响应优先级两种，这两种优先级的顺序是抢占优先级高于响应优先级，假设存在两个事件，那就会存在以下几种可能：

（1）情况1：事件1和事件2的抢占优先级都是1，事件1的响应优先级为1，事件2的响应优先级为2，那么事件1和事件2同时发生的时候，CPU优先处理事件1，然后处理事件2；

（2）情况2：事件1和事件2的响应优先级都是1，事件1的抢占优先级为2，事件2的抢占优先级为1，那么，事件1和事件2同时发生的时候，CPU优先处理事件2，然后处理事件1；

（3）情况3：事件1的响应优先级为1，事件2的响应优先级为2，事件1的抢占优先级为2，事件2的抢占优先级为1，当事件1和事件2同时发生的时候，CPU优先处理事件2，然后处理事件1；

通过上面两种情况，我们可以发现，当抢占优先级一致，谁的响应优先级的数小，谁的优先级就高，中断同时发生的时候CPU就先处理谁；如果抢占优先级不一样，那么无所谓响应优先级，谁的抢占优先级数小，优先级就高，中断同时发生的时候CPU就先处理谁。

STM32F103的抢占优先级和响应优先级各有4级，即0~3，根据乘法原理，也从侧面反映了16级可编程的中断优先级，并且抢占优先级和响应优先级的数量是可以设置的，通过中断分组来配置，中断分组和优先级数量的对应如下表所示。

3.2.2 相关寄存器

（1） 中断应用和复位控制寄存器 ：AIRCR

Bit 31~Bit 16：激活代码，写入0x05FA激活寄存器

Bit 15：指示数据的字节序（这只能在重置后更改）

0：表示小尾数

1：表示大字节序

Bit 10~Bit 8：中断优先级分组

Bit 2：请求芯片控制逻辑产生复位

Bit 1：清除所有活动状态信息中的异常

Bit 0：重置Cortex-M3处理器（调试逻辑除外）

（2） 中断使能寄存器组 ：ISER

在STM32中，ISER寄存器一共有3个，ISER[0]的0到31位对应中断031，ISER[1]的0到31位对应中断3263，ISER[2]的0到3对应中断64~67，如果需要使能某个中断，必须设置对应的ISER位为1，要清除的话可以设置ICER寄存器组对应位为1，或者对ISER写0，但是对于ICER寄存器组写0是不起作用的。

（3） 中断优先级控制寄存器组 ：IP

对于STM32，优先级控制寄存器IP一共有68个，对应着68个中断，每个寄存器的结构都是相同的，如下图所示。

Bit 7~Bit 6：抢占优先级

Bit 5~Bit 4：响应优先级

3.2.3 中断优先级配置函数

/***************************************************

Name :NVIC_Init

Function :设置NVIC

Parameter :

PrePriority :抢占优先级

SubPriority :响应优先级

Channel :中断编号

Group :中断分组 0~4

Return :None

***************************************************/

void NVIC_Init( u8 PrePriority, u8 SubPriority, u8 Channel, u8 Group )

{

u32 temp, temp1 ;

//设置分组

temp1 = ( ~Group )&0x07 ; //取后三位

temp1 <<= 8 ;

temp = SCB->AIRCR ; //读取先前的设置

temp &= 0x0000F8FF ; //清空先前分组

temp |= 0x05FA0000 ; //写入钥匙

temp |= temp1 ;

SCB->AIRCR = temp ; //设置分组

//设置优先级

temp = ( u32 )PrePriority<<( 4-Group ) ;

temp |= SubPriority&( 0x0f>>Group ) ;

temp &= 0x0F ; //取低四位

NVIC->ISER[ Channel/32 ] |= ( 1<

NVIC->IP[ Channel ] |= temp<<4 ; //设置响应优先级和抢断优先级

}

3.3 外部中断EXIT结构

3.3.1 EXIT概述

外部中断/事件控制器由连接线设备中的多达20个边缘检测器或其他设备中的19个边缘检测器组成，用于生成事件/中断请求。每条输入线可以独立配置以选择类型（事件或中断）和相应的触发事件（上升或下降或两者）。每条线也可以独立屏蔽。

对于STM32来说，每一个端口都可以配置为外部中断，根据中断信号的类型都可以单独配置上升沿触发或者下降沿触发，中断服务函数相互独立。

3.3.2 EXIT相关寄存器

（1） 中断屏蔽寄存器 ：IMR

Bit 19~Bit 0：线x上的中断请求配置位

0：禁止输入线x上的中断请求

1：允许输入线x上的中断请求

（2） 上升沿触发选择寄存器 ：RTSR

Bit 19~Bit 0：线x上的上升沿触发事件配置位

0：禁止输入线x上的上升沿触发

1：允许输入线x上的上升沿触发

（3） 下降沿触发选择寄存器 ：FTSR

Bit 19~Bit 0：线x上的下降沿触发事件配置位

0：禁止输入线x上的下降沿触发

1：允许输入线x上的下降沿触发