能耗成了EUV***的最大掣肘

电子发烧友网报道（文/周凯扬）随着双碳目标的提出，越来越多的行业应用开始注意到能耗问题，尤其是在半导体制造设备上。就拿我们常常提及的EUV***来说，就是一个不折不扣的耗电大户，结合光刻半导体制造的各道工序，不少晶圆厂在新建之际时，都要对该地区的电力输送进行大改。
 
极度耗电的EUV***
 
由于制造EUV光源的能源转换效率并不算高，所以哪怕7nm节点下，EUV***的目标功耗只有250W，其实际需要的电力供应依然惊人。一台EUV***每天的耗电量在3万千瓦时左右，加上几乎不停转的运行时间，一年的耗电量高达千万千瓦时。
 
而像台积电、三星等坐拥多台EUV设备的晶圆厂，更是不得不面对每年超高的用电量。而高NA的EUV***更是耗电大户，虽然光源维持一致，但***内其他的工序受限需要额外的0.5MW的功耗，比如保护膜、散热、光路损耗等。
 
虽然更先进的工艺制程造出来的半导体器件是在为全球提供更低功耗的产品，但这样的支出对于晶圆厂所在地区的双碳目标实现显然是不划算的。所以ASML等厂商也在极力研究如何提高EUV***的生产效率。
 
但可以想象的是，随着工艺节点的继续演进，EUV***的目标功率也会不断提高。ASML、光源、镜片和材料供应商都应该重新思考EUV***的下一代架构，这样才不会持续把半导体制造的功耗推向新的高度。
 
纳米压印才是降低功耗的“正道”？
 
不久前佳能正式发布了FPA-1200NZ2C这一纳米压印半导体制造设备，这一设备可以实现最小线宽14nm，等效可以用于5nm工艺节点的逻辑半导体制造。未来随着这一技术的发展，甚至可以做到10nm的线宽，对应2nm的工艺节点。不过，从现状来看，这台机器依然在研究如何实现大规模晶圆量产的阶段。
 
其实佳能这第一台纳米压印设备的交付设备远比公告来得要早，早在2017年7月就已经向东芝Memory（即现在的铠侠）四日市工厂供货。此后佳能、铠侠以及DNP（大日本印刷）开始了对纳米压印技术的联合研究，其中佳能负责开发纳米压印设备，铠侠负责在基板上准确打造图案的技术，而DNP则负责制造模板。三家公司共同开发这一不使用传统光刻技术的半导体制造方案，也在降低其功耗上花了不少心力。
 
从围绕佳能纳米压印设备的各种宣传来看，其具体性能并没有公开多少信息，而被反复提及的都是极低的能耗。根据DNP的宣传，5nm节点下单个晶圆所用电量与一个普通家庭四个月的用电量等同，而纳米压印技术可以将功耗降低至普通光刻技术的1/10。
 
与使用极紫光的EUV***不同的是，纳米压印技术虽然也用到了紫外光，但也只是用普通的UV灯来固化基板上的树脂而已。而相比需要极高功率的极紫外光源而言，这一仅靠化学反应和物理压印的手段明显更加节能。所以由此来看，低能耗或许才是纳米压印设备的最大优势。
 
写在最后
 
结合不少新建晶圆厂的设计与建设目标分析，能耗问题都是不可忽视的，无论使用再多的清洁能源都不能改变这一点。我们应该对半导体产业的能效有更高的要求，晶圆厂的“绩效表现”不应该只和产量、良率和利用率结合起来，晶圆所消耗的能源也要纳入考量。