这“LVTH2952器件由两个8位背靠背寄存器,存储数据流之间的两个双向总线的两个方向。A或B总线上的数据存储在时钟(CLKAB或CLKBA)输入从低到高转变时的寄存器中,前提是时钟使能(CLCENAB或CLCEN BA)输入为低电平。采取输出使能(OEAB或OEBA)输入低访问一端口上的数据。
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
全部0条评论
快来发表一下你的评论吧 !