芯片质量工程师必读指南

高性能、高速互联、更优体验等的追求推动了移动终端与物联网市场的迅猛发展。

这些日益增长的要求反过来促使芯片在功/性能上和三维构架上的集成度不断提高，这就带来了半导体工艺及技术的新需求与挑战。尤其是芯片前道工艺尺寸缩减与后道封装，正走向越来越精细化与复杂化。作为快速消费电子产品中的核心“大脑”的芯片，追求其成本的降低和良率的提升显然成为驱动半导体产业工艺不断改进演化的原动力。

诚如管理学大师彼得德鲁克所说——能测量，始能改善。半导体产业前道后道工艺的持续改进也一直是建立在对每一个检测节点的可靠可重复的测量基础上的。无论是从Si到GaAs再到SiC等材料更新，还是工艺流程日新月异的突破，都会对工艺提出挑战，冲击良率。因而，量测设备和仪器在此过程中越来越重要，实时、全方位的监控对测量技术本身提出了更高的要求。

从前道三极管关键尺寸的精准测量到后道封装中互联导线的三维尺寸，从器件设计时预想的电学特征到实际生产出来后的电学性能，再到新材料新工艺运用造成的器件机械性能的变化等等都会直接影响到芯片的使用性能和可靠性，从而影响良率。

 今天，以原子力显微镜技术、三维光学式轮廓技术和纳米压/划痕技术等为代表的量测技术正在全球范围内每时每刻被广泛使用，持续解决上述挑战。不但直接使用在无尘室大规模产品的生产现场和研发中心以及失效分析实验室，也被大量使用在大学、研究所等科研领域，用以开发更先进的材料与工艺。

原子力显微镜技术   

原子力显微镜技术作为当今世界上具有最高分辨率测量和成像的工具，在垂直方向低于埃级，水平方向为纳米级。当使用特殊导电探针时，通过布鲁克首创的扫描扩展电阻、扫描电容显微镜等模式，可以直接测量掺杂后载流子的极性与浓度分布梯度，用于离子注入或炉管、快速反应退火等工艺的精准监控。而通过导电原子力显微镜则可以直接获取伏安曲线，测量钨柱是否良好接触，用于物理气相沉积时种子层和钨柱填充等工艺的失效分析。

图一 扫描扩展电阻显微镜

图二 垂直异质结隧穿场效应晶体管

图三 CMOS影像传感器结构

图一是扫描扩展电阻显微镜（SSRM）原理示意图。图二为SSRM在垂直异质结TFET结构断面数据，该技术优异之处在于量程广而精度高，通过颜色不同衬度直观显示出几十至几百纳米的结构细节，右图左侧标尺定量出电阻数据。图三通过SSRM显示出CMOS影像传感器中单颗像素点的载离子的二维分布高清图像，而CMOS正是目前大量使用的手机摄像模组的核心单元。此外，布鲁克原子力显微镜还具备扫描电容显微镜（SCM）、扫描微波阻抗显微镜（sMIM）等多种电学测量模块，广泛使用于半导体器件的结构分析。

白光干涉技术  

后道封装从有基片（substrate-based）的键合（WireBond）到倒装(Flip Chip)发展到扇出式晶圆级封装(Fan-Out Wafter Level Packaging)，经历着不断的技术与成本挑战。但正如市场上一、二、三代半导体技术并存一样，前述封装工艺在不同应用场景的芯片封装中都在使用。以下以全球封装领先的安靠公司的 SWIFT^TM（Silicon Wafer Integrated Fan-Out Technology）为例，展示布鲁克的白光干涉技术是如何在封装工艺中实现快速可靠监控的。

图四SWIFT工艺流程

图五 铜柱典型工艺监控数据

图六 PCB封装工艺典型监控数据

图四是SWIFT工艺流程。图五左侧展示了RDL(Re-distributed layer)和UBM（Under bump metallization）经白光干涉测得的三维形貌效果，线条分布、图案高低一目了然，中间和右侧选择了局部图案具体分析了铜柱（pillar）的高度、直径、表面粗糙度等，线条的高宽，光刻胶的厚度，以及芯片封好后表面激光加工产品logo的图案的最大深度（确保不损伤内部芯片）。图六左侧是可以直接测量600x600mmPCB板（包含硬软板，厚窄板）的白光干涉仪，右侧是典型测试图案，来确保工艺满足要求（如目前窄板工艺线条线宽已经可以达到7微米，其在线监控要求已非常严苛）。

纳米压痕、划痕技术

对于3D堆叠式封装而言，各层器件间以及器件内由于各种材料的物理性能尤其是热膨胀性能不同，或者特定的几何结构（如硅穿孔，TSV）等会造成封装时严重的形变和应力产生，对器件的可靠性与失效分析表明：薄膜自身、薄膜与基体、威廉希尔官方网站 图案与基板等的各种物性都是应该考察的关键因素。而纳米压痕、划痕技术可以在微纳米尺度上对材料局域的物理性能提供准确而定量可靠的测量数据，为工艺模拟与监控提供了途径。

图七 300mm晶圆上模量与结合力谱图（左）和断裂韧性测试图

图八 电镜中观测纳米划痕过程观察与数据采集

图九 填铜的TSV升温后三维形貌（左）与微铜柱结合力测试

图七左侧是通过纳米压痕和划痕技术对层间电介质的low k材料在整张300mm硅片上测试的模量和结合力谱图，右侧是对薄膜材料断裂韧性测试的典型结果(原位扫描探针显微镜图)。图八左侧显示了在电镜中观测纳米划痕从划入薄膜（A）到薄膜开裂（B）至薄膜剥落（C），最终探头划入基体（D）的全过程，而右侧的数据是实时采集的全过程正压力、切向力与时间的关系，完美揭示此薄膜失效机制并定量给出膜基结合力。图九左侧显示了TSV结构填完铜后在400°C高温下由于热膨胀系数（CTE）不同，从Si孔中凸起的形貌，而右侧是利用压头直接推动微铜柱（µ-bump）来考察其与底下保护层（passivation layer）的结合强度，这种测试均可得到可重复的定量数据。