资料下载
×
解析CPLD在DSP多分辨率图像采集系统的应用
消耗积分:1 |
格式:rar |
大小:0.3 MB |
2017-11-03
分享资料个
1 引言
视频采集系统是数字图像获取的最基本手段，是进行数字图像处理、多媒体和网络传输的前提，它可为各种图像处理算法提供待处理的原始数字图像和算法验证平台。随着图像数字化处理技术的高速发展，对图像采集的要求也越来越高，这包括对采集图像的速度、主观质量、灵活性等等的要求。针对这种发展的趋势，设计了一种基于CPLD和DSP器件的多分辨率图像采集处理系统，重点介绍了CPLD在采集过程中逻辑控制的灵活应用。
2 系统方案设计
根据系统要求，采取了独立采集法，采用专用图像采集芯片自动完成图像的采集，除了对采集模式进行设定外，处理器不参与采集过程，这种方法的特点是不占用CPU的时间、实时性好、适合活动图像的采集。系统设计流程如下：DSP发开始采集指令，A./D开始采集，将A/D输出的控制、状态信号接入CPLD，由CPLD控制将转换后的数字信号存储到高速大容量SRAM（ODD和EVEN）中，直到一帧图像数据存储完毕后，其间CPLD产生SRAM地址、SRAM读写信号、中断信号、总线切换信号等等；CPLD交出总线控制权，DSP占用总线从SRAM中读出图像数据进行处理。限于篇幅，本文重点介绍CPLD在数据采集中的灵活设计。系统结构如下图所示：
图1：系统结构框图
3 系统硬件设计
本系统DSP采用TI公司生产的54x系列中的TMS320VC5416，CPLD是ALTERA公司MAX7000系列中的EPM7128A。A/D芯片选用飞利浦公司出品的SAA7111A视频A/D转换芯片，这里利用DSP多通道缓冲串行口McBSP来模拟I2C总线时序对SAA7111A进行初始化。
3.1 数据采集的逻辑功能设计
本设计方案通过利用CPLD控制视频采集芯片SAA7111A实现行、场数据延时［2］，并分奇、偶场数据分离存放，DSP选择读取采集到的奇、偶场数据统一或分别进行处理，从而得到多分辨率图像数据。将SAA7111A产生的控制信号和状态信号与CPLD连接，即把垂直同步信号VREF、水平同步信号HREF、奇偶场标志信号RTS0、片选信号CE、场同步信号VS、象素同步信号LLC2等连接到CPLD上，CPLD通过这些控制和状态信号进行译码和产生存储地址等操作。垂直同步信号VREF的两个正脉冲之间为扫描一帧（帧扫描方式）或一场（场扫描方式）的定时，即完整的一帧或一场图像在两个正脉冲之间扫描完。水平同步信号HREF为扫描该帧或该场图像中各行象素的定时，即高电平时为扫描一行象素的有效时间。若当前图像窗口大小为640×480，则在VREF两个正脉冲之间有480个HREF的正脉冲，即480行；在每个HREF正脉冲期间有640个LLC2正脉冲，即每行640个象素，即VREF、HREF、LLC2这三个同步信号之间的关系。
为了体现本系统多分辨率的特点，需要改变SAA7111A的默认采样分辨率，通过CPLD的逻辑控制就可以得到多分辨率图像数据。本文选择从默认分辨率720×625到设定分辨率640×480的采集，因此就需要进行、场延迟，舍弃部分像素。通过写SAA7111A中I2C寄存器行同步开始寄存器（子地址06）和行同步结束寄存器（子地址07）可以直接控制行同步有效时间，因此可以省略行延迟威廉希尔官方网站 设计，而场延迟是在CPLD中实现。
视频采集系统是数字图像获取的最基本手段，是进行数字图像处理、多媒体和网络传输的前提，它可为各种图像处理算法提供待处理的原始数字图像和算法验证平台。随着图像数字化处理技术的高速发展，对图像采集的要求也越来越高，这包括对采集图像的速度、主观质量、灵活性等等的要求。针对这种发展的趋势，设计了一种基于CPLD和DSP器件的多分辨率图像采集处理系统，重点介绍了CPLD在采集过程中逻辑控制的灵活应用。
2 系统方案设计
根据系统要求，采取了独立采集法，采用专用图像采集芯片自动完成图像的采集，除了对采集模式进行设定外，处理器不参与采集过程，这种方法的特点是不占用CPU的时间、实时性好、适合活动图像的采集。系统设计流程如下：DSP发开始采集指令，A./D开始采集，将A/D输出的控制、状态信号接入CPLD，由CPLD控制将转换后的数字信号存储到高速大容量SRAM（ODD和EVEN）中，直到一帧图像数据存储完毕后，其间CPLD产生SRAM地址、SRAM读写信号、中断信号、总线切换信号等等；CPLD交出总线控制权，DSP占用总线从SRAM中读出图像数据进行处理。限于篇幅，本文重点介绍CPLD在数据采集中的灵活设计。系统结构如下图所示：
图1：系统结构框图
3 系统硬件设计
本系统DSP采用TI公司生产的54x系列中的TMS320VC5416，CPLD是ALTERA公司MAX7000系列中的EPM7128A。A/D芯片选用飞利浦公司出品的SAA7111A视频A/D转换芯片，这里利用DSP多通道缓冲串行口McBSP来模拟I2C总线时序对SAA7111A进行初始化。
3.1 数据采集的逻辑功能设计
本设计方案通过利用CPLD控制视频采集芯片SAA7111A实现行、场数据延时［2］，并分奇、偶场数据分离存放，DSP选择读取采集到的奇、偶场数据统一或分别进行处理，从而得到多分辨率图像数据。将SAA7111A产生的控制信号和状态信号与CPLD连接，即把垂直同步信号VREF、水平同步信号HREF、奇偶场标志信号RTS0、片选信号CE、场同步信号VS、象素同步信号LLC2等连接到CPLD上，CPLD通过这些控制和状态信号进行译码和产生存储地址等操作。垂直同步信号VREF的两个正脉冲之间为扫描一帧（帧扫描方式）或一场（场扫描方式）的定时，即完整的一帧或一场图像在两个正脉冲之间扫描完。水平同步信号HREF为扫描该帧或该场图像中各行象素的定时，即高电平时为扫描一行象素的有效时间。若当前图像窗口大小为640×480，则在VREF两个正脉冲之间有480个HREF的正脉冲，即480行；在每个HREF正脉冲期间有640个LLC2正脉冲，即每行640个象素，即VREF、HREF、LLC2这三个同步信号之间的关系。
为了体现本系统多分辨率的特点，需要改变SAA7111A的默认采样分辨率，通过CPLD的逻辑控制就可以得到多分辨率图像数据。本文选择从默认分辨率720×625到设定分辨率640×480的采集，因此就需要进行、场延迟，舍弃部分像素。通过写SAA7111A中I2C寄存器行同步开始寄存器（子地址06）和行同步结束寄存器（子地址07）可以直接控制行同步有效时间，因此可以省略行延迟威廉希尔官方网站 设计，而场延迟是在CPLD中实现。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
评论(0)
发评论
- 相关下载
- 相关文章
