Cadence Allegro Package Designer Plus提供了一个完整的原理图驱动的封装基板布局布线环境。用于FlipChip,Wirebonding,SiP模块等多种形式的封装物理设计。这包括基板布局和布线,芯片、基板和系统级别上最终的连接优化,生产准备,全面的设计验证和流片。
它还集成了I/O规划协同设计能力(面向数字IC)和三维晶元堆叠结构生成与编辑功能。它支持所有的封装类型,包括PGA、BGA、uBGA、芯片级封装、倒装芯片和键合芯片封装。
在所有相关的设计构造中,可实现管理设计元件之间的物理实现、电气和制造规则,让设计师可以对整个系统的互联进行权衡和优化。实时设计规则检查(DRC)可支持层压、陶瓷、及镀膜技术间各种组合的复杂和独特的规则要求。APD+额外的选项包还支持多重腔体、复杂形状与交互式和自动化引线键合。
功能说明
全部0条评论
快来发表一下你的评论吧 !