要说ASIC设计者的经验有所提示的话,那么将来的百万门级可编程逻辑设计中验证会耗费大半的设计周期。随着设计复杂度的增加,传统的设计验证方法如仿真需要其它技术和工具的补充,因为这些可编程芯片系统(SOPC)进行完全的真实模拟是不可在适当的时间内完成。而且,设计规模的陡增必然需要新的工具来观察已编程期间的内部操作。尤其是随着第三方IP使用的增加,它们需要获取内部探测来验证操作,使其和设计的其它部分相分离。最后,由于封装技术的提高,必须开发新的方法以使于对象BGA之类日趋小型化和大规模封装的硬件进行验证。
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
全部0条评论
快来发表一下你的评论吧 !