FPGA|CPLD|ASICwilliam hill官网
登录
直播中
齐越寒
7年用户
9经验值
擅长:可编程逻辑 嵌入式技术
私信
关注
[问答]
Altera cyclone V 芯片 可以在同一个BANK 实现既使用LVDS信号 又使用1.8V的单端么
开启该帖子的消息推送
电压
工作中 帮忙验证管脚分配
由于管脚比较紧张,设计中将单端1.8V 信号 和LVDS信号 放在了同一个BANK
分配好后 route会报错 原理图中 将该BANK 的VCCIO提供1.8V VCCPD提供2.5V
目的是要实现同一个BANK中 既有LVDS信号 又有 单端的1.8V信号
请问这种思路 是不是芯片不允许? 如果允许 应该怎么设置?
更多回帖
rotate(-90deg);
回复
相关问答
电压
当Vcco为
1.8V
时,是否
可以
产生输出差分时钟/数据?
2020-08-25
2104
LVDS
信号
是否
可以
毫无问题地传输?
2019-09-20
2692
CYCLONE
IV FPGA想用JTAG口编程FLASH,提问关于MSEL的
BANK
区为
1.8V
时的配置问题
2019-03-21
4403
请问不同的IO级标准
信号
可以
在
xilinx spartan6-45t FPGA的
同一个
BANK
中
一
起分配吗?
2019-10-23
2615
请问ADG3247
可以
data是
1.8V
的input吗?
2018-09-04
1480
AD9467输出电平标准为
LVDS
,是否支持连接FPGA
BANK1.8V
?
2023-12-11
203
LVDS
互连不包括Virtex-5和Virtex-7
2019-03-21
2336
是否
可以
将
LVDS
_25输出直接连接到Virtex7 FPGA中的Vcco
1.8V
HP组?
2020-03-17
2987
AD9467 输出电平标准为"
LVDS
",请问是否支持连接FPGA
BANK1.8V
,引脚约束为"
LVDS
"?
2018-08-06
6099
Xilinx Virtex 5 FPGA
可以
接受逻辑电平0/
1.8V
的输入吗
2018-10-29
4718
发帖
登录/注册
20万+
工程师都在用,
免费
PCB检查工具
无需安装、支持浏览器和手机在线查看、实时共享
查看
点击登录
登录更多精彩功能!
英国威廉希尔公司网站
william hill官网 版块
小组
免费开发板试用
ebook
直播
搜索
登录
×
20
完善资料,
赚取积分