FPGA|CPLD|ASICwilliam hill官网
登录
直播中
黄敏松
9年用户
96经验值
擅长:可编程逻辑 模拟技术 测量仪表
私信
关注
[问答]
比较器输出电平与FPGA连接问题
开启该帖子的消息推送
我比较器输出高电平2.5V,低电平0.4V;我的
FPGA
供电是3.3V,利用的芯片是CYCLONE II系列。
请问下各位高人,如果我比较器输出直接连接FPGA管脚,FPGA会自动将2.5V识别为高电平吗?还是输入电平必须是3.3V才可能被FPGA识别为高电平?
谢谢!
回帖
(3)
李庆楠
2017-5-2 23:34:52
2.5V能够检测为高电平
2.5V能够检测为高电平
举报
小孩多多
2017-5-3 01:01:26
楼上+1
楼上+1
举报
teleagle
2018-5-30 23:26:23
比较器用开漏的最好,接个上拉电组,FPGA检测低电平有效
比较器用开漏的最好,接个上拉电组,FPGA检测低电平有效
举报
更多回帖
rotate(-90deg);
回复
相关问答
求助!!电压
比较
器
与
FPGA
连接
问题
2018-07-24
5554
如何将
FPGA
连接
到
比较
器
的锁存信号?
2020-06-02
1606
求助
FPGA
高速串行收发
器
,
输出
12.5Gbps的信号要用什么
电平
...
2014-11-10
4693
比较
器
/逻辑门
输出
地“高
电平
”单片机检测不出来,说短路,怎么解决?有图
2011-05-13
7852
LM393等
比较
器
输出
电压大小 问题
2019-05-13
8449
比较
器
输出
高
电平
大小一般是多大?
2023-11-21
265
接口virtex 5 FXT与外部快速
比较
器
连接
问题
2019-02-15
965
FPGA
输出
引脚全为高
电平
2015-09-11
7156
请问下图的这个
比较
器
结构主要是干啥用的?
2021-06-24
653
FPGA
的管脚长期处于3.3V高
电平
状态,
连接
GPIO后无法正常加载?
2020-06-12
7698
发帖
登录/注册
20万+
工程师都在用,
免费
PCB检查工具
无需安装、支持浏览器和手机在线查看、实时共享
查看
点击登录
登录更多精彩功能!
英国威廉希尔公司网站
william hill官网 版块
小组
免费开发板试用
ebook
直播
搜索
登录
×
20
完善资料,
赚取积分