FPGA|CPLD|ASICwilliam hill官网
直播中

xx浪迹天涯

8年用户 35经验值
擅长:可编程逻辑 嵌入式技术 制造/封装 EDA/IC设计
私信 关注
[问答]

如何使用VHDL语言设计一个系统用于输出最大值、最小值和平均值

使用VHDL语言设计一个系统用于检测最大值、最小值和平均值,用开关输入五个八位二进制数,求出其最大值最小值以及平均值,并且在数码管上面显示

更多回帖

发帖
×
20
完善资料,
赚取积分