完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
各位大神,请问Xilinx FPGA中的DCI是如何使用的?我知道是把每个Bank的VRP、VRN管脚分别下拉、上拉,除此之外,在HDL代码和约束中应该如何写呢?查了半天资料没有查到,所以来william hill官网
问问。@LQVSHQ
|
|
相关推荐
2个回答
|
|
回帖奖励 +1 分积分
这个我也不太清楚 ,可能是在约束文件中加入不同的电平标准吧、上拉和下啦控制。(比如:NET "io_SDA" LOC = "B12" | IOSTANDARD = LVCMOS33 | pullup ;)看看这个http://xilinx.eetrend.com/article/6801
|
|
|
|
LQVSHQ 发表于 2017-8-21 16:37 这篇文章我看过的,但是没有将如何用DCI,刚问了师兄,好像和用一个OBUF类似,调用原语就可以,一会儿试试去。 |
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
1975 浏览 1 评论
助力AIoT应用:在米尔FPGA开发板上实现Tiny YOLO V4
1134 浏览 0 评论
3084 浏览 1 评论
2748 浏览 0 评论
矩阵4x4个按键,如何把识别结果按编号01-16(十进制)显示在两个七段数码管上?
3037 浏览 0 评论
2216 浏览 58 评论
6104 浏览 113 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2025-1-12 21:30 , Processed in 0.582206 second(s), Total 41, Slave 35 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (威廉希尔官方网站 图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号