我想问一下在Verilong中,a <= 8'b0;和a <= 8'd0;有什么不同，顺便求推荐Veriog语法书。

b代表二进制，d代表十进制，那么这2个语句是否起到相同的效果呢?如果都是赋值0的话，应该是无论在什么情况下的赋值，结果都不会变化吧？都是0？
目前Verilog的语法是完全不懂，大家有什么好的Verilog语法书推荐吗？