完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
|
`我在一个小练习中需要处理图像数据，一帧的图像是并行进来的，如下图所示： 一帧总共有几千个pixel。假设说我想给每一个pixel乘上一个不同的系数（使用乘法器实现），乘法器是流水线结构。请问有没有简洁的Verilog语言（当然也要是可综合的）能让我用较少的乘法器实现（比如说，我有没有可能在一个循环中遍历这些输入信号）。乘法器用的太多，且不说实际威廉希尔官方网站 面积太大的问题（假设我不是很care delay），首先代码就是很臃肿很长，都是相似的模块，但这些pixel数据是并行进来的，又不是存在一个ram中，不知如何能循环遍历，希望各位大佬不吝赐教，谢谢！ ` 
0
|
|
相关推荐
2个回答
|
|
|
并行数据流转成串行数据流，然后在乘，这样一个乘法器就够了，乘完在转成并行，前提是你能接收这个处理延时
|
|
|
|
|
|
利用generate for可以节省代码，但是不会节省威廉希尔官方网站
，不知可行否？
|
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问，请使用“评论”功能。
2007 浏览 1 评论
助力AIoT应用：在米尔FPGA开发板上实现Tiny YOLO V4
1137 浏览 0 评论
3116 浏览 1 评论
2776 浏览 0 评论
矩阵4x4个按键，如何把识别结果按编号01-16（十进制）显示在两个七段数码管上？
3069 浏览 0 评论
2238 浏览 58 评论
6107 浏览 113 评论
/5 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （威廉希尔官方网站 图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
6714
评论
淘帖
1020
