UART串口收发实验发送数据和接收的数据不一致（FPGA/CPLD边学边练---快速入门Verilog/VHDL）

特权同学的《FPGA/CPLD边学边练---快速入门Verilog/VHDL》中的UART串口收发实验发送数据和接收的数据不一致。在每个有效数据的后面都会多两个数据。比如发送的有效数据是：FF。则返回的接收数据为：FF 43 F8。不管发送的有效数据是什么后面总会带着43 F8这两个数据。

串口的实验结果，求助高手解答（PS:使用的是BJ_EPM240开发板,实验源码为特权同学的《FPGA/CPLD边学边练---快速入门Verilog/VHDL》中的UART串口收发实验）

已退回5积分

2017-11-30 14:53:34

波特率检查一下~~~

2017-11-30 15:12:18

引用: 宇宙探索者发表于 2017-11-30 14:53
波特率检查一下~~~

设置的波特率都为9600啊

2017-12-7 21:36:10

用示波器点一下fpga串口接收的数据，看看是不是接收到的就多了那两个字节。如果接收正常，再看一下发送。

2017-12-11 20:19:16

先仿真一下波形，看仿真结果是不是也有这两个数

2017-12-15 16:50:58

特意下了个XCOM
取消勾选新行发送，再次尝试

2017-12-15 16:53:23

取消勾选，发送新行，试试