FPGA|CPLD|ASICwilliam hill官网

胡刚

6年用户 12经验值

擅长:可编程逻辑嵌入式技术

私信关注

[问答]

MIG　IP核管脚分配问题

求助大神！！！

FPGA对于DDR3读写，FPGA是virtex6系列

配置MIG IP 核时，需要管脚分配

1.原理图上dm是直接接地，管脚分配那里该怎么办

捕获.PNG

2.系统时钟之类的管脚分配，是需要在原理图上找FPGA与DDR3之间的连线吗？还是？

捕获1.PNG

更多回帖

相关问答

MIG 管脚 IP核

×

20

完善资料，
赚取积分