FPGA|CPLD|ASICwilliam hill官网
登录
直播中
Sophomores
7年用户
11经验值
私信
关注
[问答]
ddr3 sdram controller with uniphy 17.1 无法例化
开启该帖子的消息推送
C6678
SDRAM
在使用DDR3 SDRAM Controller with Uniphy ip(quartus prime 17.1 )核时卡在如下情况,无法生成(持续一晚上),
且软件没有报错误及其它提示。再换用17.1_lite 和 18.0 版本后情况相同。
license 和 DDR3 license 均无问题,相同的ddr3配置在另外一台电脑上可以正常生成。
而且,此时任务管理器中该进程并不占用cpu,不知道是什么问题.
希望能够得到帮助。谢谢。
回帖
(1)
Sophomores
2018-5-19 09:34:34
未找到原因,但重置win10系统后,故障已消失。
未找到原因,但重置win10系统后,故障已消失。
举报
更多回帖
rotate(-90deg);
回复
相关问答
C6678
SDRAM
调用模块
DDR3
UniPHY
问题
2014-11-04
52338
FPGA外接
DDR3
,引脚配置完成后,编译出现如下错误
2018-04-16
11138
Quartus
DDR3
uniphy
IPcore, 从13.1升级到18.1后工作异常?
2019-06-19
3316
DDR
4,
DDR3
,
DDR
2,
DDR
1及
SDRAM
有什么不同之处?
2021-03-12
2556
DDR3
SDRAM
的简单代码如何编写
2019-05-05
2788
C6678 boot过程中
DDR3
初始
化
问题
2018-06-21
4186
如何实现FPGA和
DDR3
SDRAM
DIMM条的接口设计?
2021-05-07
1520
DDR3
的CS信号接地问题
2016-11-25
9582
DDR3
初始
化
问题
2018-06-21
6545
altera
DDR3
UNIPHY
硬核控制读操作
2016-08-31
7322
发帖
登录/注册
20万+
工程师都在用,
免费
PCB检查工具
无需安装、支持浏览器和手机在线查看、实时共享
查看
点击登录
登录更多精彩功能!
英国威廉希尔公司网站
william hill官网 版块
小组
免费开发板试用
ebook
直播
搜索
登录
×
20
完善资料,
赚取积分