FPGA|CPLD|ASICwilliam hill官网
直播中

feier567

8年用户 137经验值
擅长:控制/MCU
私信 关注
[问答]

新手请教一个赋值语句问题

用的verilog hdl。always块里的每个赋值语句间,有延迟的吗?如果有延迟是多大?还有非阻塞语句是并行执行的还是说在always块结束的时候再一句一句执行?
之前一直搞C语言,到这里好多东西不习惯

回帖(1)

lq

2018-5-15 15:07:38

最佳答案

在我看来always语句中的延时多大可说不一定,无论组合逻辑还是时序逻辑,在实际威廉希尔官方网站 中,可与布局布线等因素有着很大关系,你可以通过写相关时序约束来试试。非阻塞语句不像C中那样按顺序执行(执行完一句才能执行下一句),它们同时并行执行。(ps:个人的想法,可能存在错误)
举报

更多回帖

发帖
×
20
完善资料,
赚取积分