我们使用C6678 core0作为数据接收与控制核，其每接收64M数据后，通过IPC启动core1,2,3,4分别对16M数据进行并行处理，
在core1,2,3,4完成各自处理后分别向core0发送IPC中断，这里有个疑问，
core1,2,3,4分别向core0发送IPC中断，若是同时发送，或时间间隔短，core0是否会丢失IPC中断？
2018-6-21 13:40:43
下面对IPC操作的理解是否正确？
1 我们通过写(IPCGRx)寄存器中的IPCG来触发IPC中断，具体触发哪一个core是由IPCGRx中的x来决定的；
2 接收到IPC中断的core，要知道是哪一个核向其发送IPC中断，只能通过预先商定的写在(IPCGRx)寄存器SRCSx内容来确定？
另外，是否有其他技术手段来避免多核间并发IPC丢失的问题？
下面对IPC操作的理解是否正确？
1 我们通过写(IPCGRx)寄存器中的IPCG来触发IPC中断，具体触发哪一个core是由IPCGRx中的x来决定的；
2 接收到IPC中断的core，要知道是哪一个核向其发送IPC中断，只能通过预先商定的写在(IPCGRx)寄存器SRCSx内容来确定？
另外，是否有其他技术手段来避免多核间并发IPC丢失的问题？
举报
2018-6-21 14:13:27
你好 最近能不能分享一下你这个工程。。最近在学这个IPC 一头雾水 1075047538@qq.com
你好 最近能不能分享一下你这个工程。。最近在学这个IPC 一头雾水 1075047538@qq.com
举报
举报
