举报
举报
引用: hytgab 发表于 2018-6-21 13:58
Tao Xiang,
能否描述的更具体一些?如果能有一个很小的 standalone 的DSP工程,那就更好了。
如果pipeline排好的话,2-3 cycles 就能做一个浮点的除法。
举报
引用: dechun28448 发表于 2018-6-21 14:18
做除法时可以采用intrinsic 指令来做除法_rcpsp, 详细信息可以参考下边的文档www.ti.com/.../sprabg7.pdf
举报
更多回帖