开启该帖子的消息推送
引用: hytgab 发表于 2018-6-21 13:58 Tao Xiang, 能否描述的更具体一些?如果能有一个很小的 standalone 的DSP工程,那就更好了。 如果pipeline排好的话,2-3 cycles 就能做一个浮点的除法。
引用: dechun28448 发表于 2018-6-21 14:18 做除法时可以采用intrinsic 指令来做除法_rcpsp, 详细信息可以参考下边的文档www.ti.com/.../sprabg7.pdf
更多回帖
无需安装、支持浏览器和手机在线查看、实时共享
登录更多精彩功能!