最近在使用dds芯片时遇到一个问题，理论上dds输出信号的最小分辨率是fs/2N，即时钟频率/相位累加器大小，通过改变控制字M的大小就可以得到想要的频率，那么假设使用ad9833，时钟频率25MHz，相位累加器28位，如果我想得到频率为1.001MHz的信号，对应的控制字M=10737418.24，则相位累加24.97次溢出，应为25次，而当产生1MHz信号频率时，对应的控制字M=10748155.65，相位同样累加25次溢出。那么如果输出信号为方波，这1KHz的频率差是怎么体现的？
2018-8-3 08:15:37
您好，关于时钟产品的技术问题，请您在咱们英文社区发帖提问。
Clock and Timing | EngineerZone
举报
