我的设计中使用2片DAC（AD9735）产生I和Q基带信号，同时，AD4350产生2.4GHz本振。然后通过正交调制（选用ADL5385），产生载频为1.2GHz的调制信号。2片DAC时钟由AD9516提供600MHz时钟。
FPGA为2路DAC输出IQ数据，该数据保存在一片ROM中，从而保证IQ基带信号的严格对起。现在发现，2片AD9735的输出发生错位，错位0~4个DAC时钟周期。而且，每次上电后，错位情况都不一样。但是，上电后，错位保持不变。DAC的配置：每次上电后，同时对AD9735进行硬件复位（使用同一个复位信号），其他都是默认配置。IQ的信号是75MHz信号，ADL5385的本振信号是2.4GHz。
