请问ADC芯片如何降低底噪

为什么经过ADC采样后，我用matlab 仿真后，底噪在-100左右，而ADC芯片资料上都在-120左右，请问如何降低ADC的底噪？analogchina-admin

2018-8-9 08:47:22

是否采样速率越高（ADC所支持的采样速率以内），底噪会越低analogchina-admin

2018-8-9 08:53:48

1. 控制电源噪声，选用纹波和噪声低的电源，同时数模电源分开
2. 基准源采用低噪声基准源，同时进行滤波
3. 时钟源，采用低噪声低抖动的时钟源
4. 信号源，防混叠，滤波高频噪声

1 举报

更多回帖