调试AD9364时，接收通道的I通道数据正确，Q通道数据不正确。Signal Tap如附图所示。请大神们给点建议，谢谢。
采用FDD、CMOS、FULL PORT、DDR模式，已测试过将TX的IQ数据还回到RX的通路上没有问题，证明时序无问题。
测试时采用将Tx的RF信号直接送入Rx通路，图中上面两条曲线为Tx的IQ数据，下面两路为Rx的IQ数据。
2018-8-19 06:45:01
仔细的检查下初始化过程，看看各个校正是否正常结束， 特别是QEC部分。
仔细的检查下初始化过程，看看各个校正是否正常结束， 特别是QEC部分。
举报
2018-8-19 06:58:19
各个校正都正确，但寄存器0x5E读出来是0x81。
我使用的是RHB2和RHB1，Rx FIR不使用。为什么FIR滤波器还是为溢出状态呢。
各个校正都正确，但寄存器0x5E读出来是0x81。
我使用的是RHB2和RHB1，Rx FIR不使用。为什么FIR滤波器还是为溢出状态呢。
举报
2018-8-19 07:09:10
0x5E寄存器溢出我觉得没有影响吧，我在使用过程中校准的时候也是读到值为0x81
你现在只有Q路不正常，我建议你还是去查下RX CLK和DATA的关系是不是符合要求，用示波器测试下，可能要对数据或者时钟做下延时，我以前有碰到过类似情况
0x5E寄存器溢出我觉得没有影响吧，我在使用过程中校准的时候也是读到值为0x81
你现在只有Q路不正常，我建议你还是去查下RX CLK和DATA的关系是不是符合要求，用示波器测试下，可能要对数据或者时钟做下延时，我以前有碰到过类似情况
举报
2018-8-19 07:22:41
如果校准正确的话，可以试下对时钟延时，FBCLK和DATACLK，寄存器006和007
如果校准正确的话，可以试下对时钟延时，FBCLK和DATACLK，寄存器006和007
举报
举报
