AD9361的adc_clk与dac_clk关系

在ad9361的demo软件配置里面设置adc_clk dac_clk必须是相等或者2倍的关系，请问可以设置成其他倍数关系么？我看到datasheet里面描述应该可以任意分频，难道必须遵守这个原则？为什么一定要相等或者2倍关系？
我想做一个单片9361实现上行窄带上行宽带的系统，难道时钟无法满足？

2018-8-20 07:33:37

这个采样率必须是相等或者二倍的关系，建议你可以在FPGA里面将RX收到的数据再做抽取，这样就可以做到RX窄带，TX是宽带的

2018-8-20 07:39:22

引用: miweurwer 发表于 2018-8-20 07:33
这个采样率必须是相等或者二倍的关系，建议你可以在FPGA里面将RX收到的数据再做抽取，这样就可以做到RX窄带，TX是宽带的

好的，非常感谢

更多回帖