以下问题：（三个AD7760同步采集信号）
1、AD7760的主时钟输入是用晶振还是
FPGA产生的脉冲，（目前，我们用FPGA产生的时钟）
2、每个AD7760的主时钟共用一个缓冲器（SN7S08）,还是各自用一个缓冲器（SN7S08），（目前，缓冲器同时驱动三个AD7760）
3、每个AD7760中的VREF是共用ADR434ARZ基准
电源，还是各自用ADR434ARZ基准电源，那种方案好。另外，ADR434ARZ基准电源在共用时，是否满足性能要求，如果不满足，是否有相应替代品。（目前，ADR434ARZ基准电源同时提供三个AD7760的基准电压）
4、每个AD7760中的AVDD1，DVDD，DRIVE是共用ADP3334（ADP3330ARTZ）稳压模块，还是各自用ADP3334（ADP3330ARTZ）稳压模块，那种方案好。另外，ADP3334（ADP3330ARTZ）在共用时，是否满足性能要求，如果不满足，是否有相应替代品。（目前用LM1117）
5、每个AD7760中的AVDD2，AVDD3，AVDD4是共用ADP3334（ADP3330ARTZ-）稳压模块，还是各自用ADP3334（ADP3330ARTZ）稳压模块，那种方案好。另外，ADP3334（ADP3330ARTZ）在共用时，是否满足性能要求，如果不满足，是否有相应替代品。（目前用LM1117）
2018-9-3 14:12:46
1. FPGA 和晶振时钟源都可以
2. 可以同时驱动
3.REF的输入漏电流很小，可以同时驱动多个AD7760
4.可以共用，但是需要注意一下驱动能力，模拟电源和数字电源之间连接
1. FPGA 和晶振时钟源都可以
2. 可以同时驱动
3.REF的输入漏电流很小，可以同时驱动多个AD7760
4.可以共用，但是需要注意一下驱动能力，模拟电源和数字电源之间连接
举报
2018-9-3 14:28:25
感谢你的指导:
其中第四点中的“
但是需要注意一下驱动能力”指的是什么，我只用两个
ADP3334专门给3个AD7760供电，其中，一个ADP3334专门同时给三个AD7760的AVDD1、VDRIVE和DVDD供电，另一个ADP3334专门同时给三个AD7760的AVDD2、AVDD3和AVDD4供电
另外，我采用开关频率300kHz的开关电源充当7.5V给这些电源模块供电（AD7760的电源和基准电源），怎么能消除300kH以及工频50Hz对AD7760的干扰呢？
谢谢！
感谢你的指导:
其中第四点中的“但是需要注意一下驱动能力”指的是什么，我只用两个ADP3334专门给3个AD7760供电，其中，一个ADP3334专门同时给三个AD7760的AVDD1、VDRIVE和DVDD供电，另一个ADP3334专门同时给三个AD7760的AVDD2、AVDD3和AVDD4供电
另外，我采用开关频率300kHz的开关电源充当7.5V给这些电源模块供电（AD7760的电源和基准电源），怎么能消除300kH以及工频50Hz对AD7760的干扰呢？
谢谢！
举报
2018-9-3 14:41:16
你好！
这边我算了驱动电流不知道对不对！分析一下：
1、由于需要驱动3个AD7760所以，AIDD1：51*3=153mA；AIDD2：42*3=126mA；AIDD3：42*3=126mA；AIDD4：36*3=108mA，至于DRIVE和DVDD并没查到。
2、ADP3334最大输出电流500mA。
总上所述：一个ADP3334（提供500mA）提供2.47V给AVDD1（153mA）、DVDD（说明书没提）和DRIVE（说明书没提）的电流，应该满足；但是另一个ADP3334（提供500mA）提供4.098V给AVDD2（126mA）、AVDD3（126mA）和AVDD4（108mA）的电流，即500mA>(126+126+108)=360mA，500mA和360mA是不是有些接近，能很好的执行驱动能力吗？
你好！
这边我算了驱动电流不知道对不对！分析一下：
1、由于需要驱动3个AD7760所以，AIDD1：51*3=153mA；AIDD2：42*3=126mA；AIDD3：42*3=126mA；AIDD4：36*3=108mA，至于DRIVE和DVDD并没查到。
2、ADP3334最大输出电流500mA。
总上所述：一个ADP3334（提供500mA）提供2.47V给AVDD1（153mA）、DVDD（说明书没提）和DRIVE（说明书没提）的电流，应该满足；但是另一个ADP3334（提供500mA）提供4.098V给AVDD2（126mA）、AVDD3（126mA）和AVDD4（108mA）的电流，即500mA>(126+126+108)=360mA，500mA和360mA是不是有些接近，能很好的执行驱动能力吗？
举报
举报
