DDS:AD9954时钟用signalTap捕捉不到sclk的变化

各位路过的大神，帮我分析分析
我用FPGA写AD9954时，AD的时钟clk接的是FPGA的外接晶振20M，然后倍频20倍到400M，串口通信时钟sclk也接到20M，用示波器可以看到clk和sclk是20MHz，用signalTap却捕捉不到sclk的变化，何解？

2018-9-3 14:48:15

您好，william hill官网中有关AD9954的问题以及解答，您可先参考下
https://ezchina.analog.com/content?query=AD9954

更多回帖