AD9974的三线串口时钟SL信号存在一些毛刺是否会产生干扰？

之前调试AD9974发现工作不正常，在检查时发现，在AD9974上配置寄存器的三线串口的时钟要求如下：

这里Maximum SCK Frequency 给出的却是一个最小值为40M。而我的配置中SCK的频率为44M。请问
     1）、在Datasheet中，SCK时钟的最大频率却提供了一个最小值，是什么意思？频率到底应该大于40M还是小于40M？
     2）、当前我使用的三线串口的SL信号存在一些毛刺，是否会产生干扰？
     3）、当前采用的FPGA产生三线串口的配置信号方法毛刺较多，三线串口一般比较常用的配置方法有哪些？