缓冲器反馈路径中为什么有个电阻器

作者：John Caldwell
每当我检查年轻工程师的原理图或 PCB 布局时，我都要挑选几个部位问他们“为什么？”为什么你选择这个组件？为什么把它布置在 PCB 的这个位置？之所以问这些问题是因为工程师在做出每个设计决策时都应该有合理的理由。
例如，为什么在运算放大器配置成的缓冲器的反馈路径中有一个电阻器？

图 1：在反馈路径中包含电阻器的运算放大器缓冲器威廉希尔官方网站

现实情况是工程师经常不知道自己为什么使用电阻器 R2。他们可能在以前的原理图中看到过，觉得必须包含它。这些电阻器通常用于低速应用 (<50 MHz)，以消除运算放大器输入偏置电流产生的 DC 失调。但是，正如我现在已退休的同事 Bruce Trump 所指出的那样，这很少奏效。
R2 还可能会在输出出现 ESD 攻击时为反相输入提供一定的保护。此外，如果两个输入端有匹配的电源阻抗，有些运算放大器（特别是 JFET 输入型）就会产生较低的失真。但如果不理解 R2 的用途，通常就会随机选择该值，进而导致不稳定性。
要理解 R2 怎么会导致不稳定性，我们在该威廉希尔官方网站中加入运算放大器的输入电容，如图 2 所示。

图 2：在图 1 威廉希尔官方网站中加入运放输入电容

R2 与输入共模电容 CCM2 及输入差分电容 CDM 在反相输入端构成一个低通滤波器。反馈路径中的低通滤波器在放大器的噪声增益曲线 (1/β) 上产生一个零，所处频率为：

如果该零远远高于放大器的单位增益带宽，如图 3 中 fz(2) 所示，它就不会影响威廉希尔官方网站的稳定性。但如果这个零处于或低于运算放大器的单位增益带宽位置，例如 fz(1)，噪声增益曲线就会以大于每十倍频程 20dB 的速率与开环增益曲线相交，表明可能不稳定。

图 3：缓冲器放大器的开环增益（红）和噪声增益（蓝）曲线

该零的相移在低于 fz 的十倍频位置开始，因此保守设计原则是：

用该公式替换 fz，我们便可确定能确保稳定性的 R2 最大值：

为了展示该效果，我对采用缓冲器配置的 OPA172 进行了仿真，并测量了不同 R2 值的相位裕度。OPA172 的单位增益带宽是 10MHz，输入共模与差分电容均为 4pF。使用公式 4 中的设计准则，R2 的最大值是：

图 4 是我用来测量相位裕度的 tiNA-TI™ 仿真原理图。反馈环路在运算放大器输出端由电感器 L1 损坏，一个电源 (VG1) AC 耦合至该反馈环路。环路增益由具有“LG”标识的探针提供，在环路增益等于 0dB 时，可测量相位裕度。

图 4：按缓冲器配置的 OPA172 的 TINA-TI™ 仿真原理图

图 5 是在 R2 值增加时相位裕度的曲线。蓝线是我们用公式 5 计算出的 R2 最大值。在低于该限值时，相位裕度的降低最小，在 R2 = 200 欧姆时仅降至 62°，而高于该限值时，相位裕度则会快速降低。

图 5：OPA172 相位裕度及 R2 值的比较曲线

记住这一分析不包括电容式负载或 PCB 寄生效应的影响，但它们也会降低威廉希尔官方网站的相位裕度。

在某些威廉希尔官方网站中可能会有提供 R2 的适当理由，但在将其纳入原理图之前，要问问自己，使用该电阻器要达到什么效果。如果所需的值很大，您可能会遇到稳定性问题。在任何工程设计工作中多问“为什么”，对工程师自我提高非常重要！

更多回帖

李蕊

缓冲器反馈路径中为什么有个电阻器

相关问答

你怎么选择缓冲器反馈路径中的电阻器

电阻器梯形结构：R-2R DAC与MDAC架构

请问怎样去设计一个灵活的时钟缓冲器？

如何使用八进制CMOS缓冲器的二象限乘法DAC？

电流型反馈运放的原理和应用？

电阻串DAC架构原理

怎么计算电阻器自发热影响

为什么上述程序中定义的是一个接收缓冲器？

能够保持至少1000位的循环缓冲器或FIFO缓冲器？

如何选择电阻器？

20万+工程师都在用，免费PCB检查工具