ADI 技术
直播中

张变英

7年用户 183经验值
私信 关注
[问答]

AD9957在正交模式时的数据输入出现问题

设置了CFR1,CFR2,CFR3寄存器的值之后,系统锁相环稳定,PLL_LOCK输出持续为高,可是当工作在正交模式下时,有2种情况出现问题
1,若18数据为一个常数,在tx_enable由低至高之后,系统锁相环会短暂失锁,PLL_lock短暂为低,之后系统恢复锁定
2,数据变化剧烈,如从一个比较大的数变为0时,也会出现系统锁相环会短暂失锁,PLL_lock短暂为低,之后系统恢复锁定的现象

系统是外部有源晶振供20M,内部倍频至480M,内插4倍,并行数据口为60M速率。

回帖(2)

张虎豹

2018-10-8 10:46:04
[size=13.3333330154419px]感谢你的提问!我们发现您的问题没有选择相应所属的william hill官网 版块,为了让我们的工程师及时处理您的提问,请先将您的帖子移动到对应的william hill官网 版块中。多谢!
 
[size=13.3333330154419px]
[size=13.3333330154419px]
[size=0.9em] 
[size=11.6666660308838px]ad9832驱动程序
举报

袁飞

2018-10-8 10:59:09
引用: 尼克wo 发表于 2018-10-3 16:01
感谢你的提问!我们发现您的问题没有选择相应所属的william hill官网 版块,为了让我们的工程师及时处理您的提问,请先将您的帖子移动到对应的william hill官网 版块中。多谢!
 

在寄存器变化过程中,地、基准clock是否有变化
电源的驱动能力是否足够
举报

更多回帖

发帖
×
20
完善资料,
赚取积分