AD9254的时钟配置可以直接使用从FPGA差分时钟引脚引出的时钟信号吗

在设计中想用上AD9254作为ADC，在设计过程中发现datasheet内部提供了多种时钟设计方案，由于设计的限制，想要省去所有方案中均推荐使用的AD951x芯片，请问是否有曾经使用过该款AD的同仁，使用直接从FPGA差分时钟引脚引出的时钟信号，是否能够满足设计的要求？

2018-11-2 09:34:26

您好，您的问题已经提交给ADI相关专家，将邀请专家尽快回答您的问题。谢谢！

2018-11-2 09:42:01

你的设计要求是什么？fpga输出的时钟抖动很差，不知道能不能满足要求。一般不这么做

2018-11-2 09:51:05

引用: 加大发发发表于 2018-11-2 18:46
你的设计要求是什么？fpga输出的时钟抖动很差，不知道能不能满足要求。一般不这么做

啊，这样，对于SNR的要求还是比较高的

2018-11-2 10:02:55

引用: 加大发发发表于 2018-11-2 18:46
你的设计要求是什么？fpga输出的时钟抖动很差，不知道能不能满足要求。一般不这么做

Ad951x系列输出jitter是fs级的，看了下cyclone III 的高速IO，output jitter 是500ps。以80MHz的时钟来看，这还算是比较大的了吧？