最近再设计一个关于ad9942的系统，在查看数据手册时发现一些问题，希望
william hill官网
里的高手可以予以解答
1.关于GND的设计
ad9942支持双通道，有A B 两路，为防止两路之间干扰，我打算给A B 两路分别使用一个GND,GND_A与GND_B之间使用0欧姆电阻相连，为了减小 Ａ Ｂ之间的干扰，但数据受的上给出的关于GND的推荐是使用一个GND，不知道我的这样的设计有没有问题
2.关于CLPOB PBLK 的一些问题
我目前大致理解里它们几个的作用，但是还有一些小小的疑问，直接上图
为什么是四路控制，我自己感觉一个，四个的作用是什么？
3.关于H COUNTER的作用?H COUNTER在哪里可以用到，还有问什么是咱第七个时钟周期清零
4.关于HD_X和VD_X的作用？如图
HD_X和VD_X由ASIC提供给AD9942，并没有直接提供给给CCD，我的问题是如何实现CCD输出数据和HD_X/VD_X的同步，还有HD_X/VD_X具体起到什么作用，ad9942通过 H1A TO H4A, RG_AH1B TO H4B, RG_B于CCD进行同步，已经可以控制CCD产生数据，为什么还要使用HD_X/VD_X
5 .HBLK作用疑问？HBLK的作用是什么 ？是线消隐吗？那么有帧消隐吗 ，如果有如何实现的？
求大神指导，谢谢。
2018-12-5 09:25:55
1) 对于GND是不建议分开的，并且越连续越好。正如手册里强调的。您只需要按照数据手册的建议做好各个电源的去耦设计就可以了。
2）AD9942设计了4组可分别设置的CLPOB、PBLK脉冲，但是不一定对于每个sensor都会用到这4组。有的sensor用到一组就足够了，对于没有用到的，您写入最大值就可以了。
3）内部设置的CLPOB和PBLK的脉冲翻转点都是基于这个H counter的。之所以在第7个时钟清零，是因为pipelineADC的结构决定。比如说第一个像素点在进入AD9942后，在第7个时钟才会输出相应的数字量。而这个H counter是要对于与ADC转换后的数字量。
4）HD、VD是行场同步信号，是与后端处理芯片同步用的。对于AD9942内的信号：CLPOB、PBLK和HBLK都是需要准确到第几行第几个点的，所以需要知道行和场的信息。
5）HBLK是行消隐。目前CCD的工作模式只有行消隐。
1) 对于GND是不建议分开的，并且越连续越好。正如手册里强调的。您只需要按照数据手册的建议做好各个电源的去耦设计就可以了。
2）AD9942设计了4组可分别设置的CLPOB、PBLK脉冲，但是不一定对于每个sensor都会用到这4组。有的sensor用到一组就足够了，对于没有用到的，您写入最大值就可以了。
3）内部设置的CLPOB和PBLK的脉冲翻转点都是基于这个H counter的。之所以在第7个时钟清零，是因为pipelineADC的结构决定。比如说第一个像素点在进入AD9942后，在第7个时钟才会输出相应的数字量。而这个H counter是要对于与ADC转换后的数字量。
4）HD、VD是行场同步信号，是与后端处理芯片同步用的。对于AD9942内的信号：CLPOB、PBLK和HBLK都是需要准确到第几行第几个点的，所以需要知道行和场的信息。
5）HBLK是行消隐。目前CCD的工作模式只有行消隐。
举报
举报
