用
FPGA通过IIC总线配置ADV7391出色条测试画面,总是不成功。
配置信息如下:
地址 数据 备
注ADIemployeeADIemployee
0x17 0x02 软件复位
0x00 0x1C 三路DAC开启
0x82 0xCB
像素数据有效。CVBS/Y-C(S视频)输出。SSAF PrPb滤波器使能。有效视频边沿控制使能。基底使能
0x84 0x40 SFL模式禁用,标清彩条禁用
0x02 0x24 YPrPb分量输出,黑条测试图案输出使能
上电先进行硬件复位,再配置ADV7391,ADV7391复位信号和IIC配置模块复位产生程序如下。
always@(posedge CLK_50M)
if(cycle_cnt < 10000)
cycle_cnt <= cycle_cnt + 32'd1;
[size=13.3333px]ADV7391_RESET_N信号送给7391复位管脚,[size=13.3333px]IIC_RESET_N是IIC配置模块的复位信号,复位后对7391进行配置
assign | ADV7391_RESET_N = (cycle_cnt <= 10) || (cycle_cnt >= 15);
|
assign | IIC_RESET_N = (cycle_cnt <= 30) || (cycle_cnt >= 35); |
程序下载进FPGA后,画面如下,基本上是黑屏@
2019-1-2 11:00:59
2019-1-2 11:34:54
建议您在写入寄存器后先用示波器测量一下ADV7391的输出?
您可以从软件和硬件两个方面检查起:
1)软件:回读相关的寄存器,看看您写入的值是否与回读的值一致?
3)硬件:RESET管脚确认拉高;EXT_LF管脚是否按照手册里建议的来连接的?
建议您在写入寄存器后先用示波器测量一下ADV7391的输出?
您可以从软件和硬件两个方面检查起:
1)软件:回读相关的寄存器,看看您写入的值是否与回读的值一致?
3)硬件:RESET管脚确认拉高;EXT_LF管脚是否按照手册里建议的来连接的?
举报
2019-1-2 11:52:06
真心多谢了。
我检查了硬件原理图EXT_LF是按手册里面推荐设计的。
RESET管脚拉低之后,需要持续多久才可以复位成功?
真心多谢了。
我检查了硬件原理图EXT_LF是按手册里面推荐设计的。
RESET管脚拉低之后,需要持续多久才可以复位成功?
举报