AD9642BCPZ-170采样信号后频谱变差了

说说我调试 AD9642遇到的问题：
1. PCB上，9642的数据和时钟走线都是差分对走线，并且等长，接到 FPGA 对应的P和N引脚，采样的数据发现很多毛刺，后来将时钟相移30度，采样的数据没有毛刺了。
2. 如下面的时域图显示，在没有明显毛刺的情况下，分析频谱发现经过adc之后，信号频谱变差了，多了很多谱线，正常信号比最大干扰信号大16dB左右。如图（时域和频域）：




这个问题有没有解决办法？
另外，根据9642的手册，DCO+/-的上升沿是数据D0, D2, ..., D12,也就是偶数比特，下降沿对应数据是D1, D3, ... D13，也就是奇数比特，不知道理解得对不对？