多个FPGA小系统板的同步问题。

我想做多个FPGA的时钟同步，目前的想法是用一个FPGA的内部时钟，复制到外接IO口，接到另一个FPGA的外部时钟引脚，波形有较小的相移但是可以保证同步。想问一下可以复制多次，驱动多个FPGA的同步吗。对驱动能力有什么要求？其中每一个FPGA都用的是一个EP4CE的最小系统板。

已退回20积分

2019-1-21 16:14:45

驱动多个FPGA是可以的，好像支持8路

1

2019-1-21 20:20:41

输出到外接IO口，最好设置为专用时钟引脚，这个在芯片手册上可以查

2019-1-22 10:42:32

受到警告

提示: 作者被禁止或删除内容自动屏蔽

2019-1-23 16:09:52

驱动多少个都没多大关系，只要管脚够。可以通过DDIO控制输出延时。输出的频率多少呢？相位关系可以通过传递时间信息来计算延时补偿的，或者直接通过线路延时加进去就可以补偿了，只要控制要输入用专用时钟管脚，输出使用DDIO，其实延时很好控制的。