AD8283时钟受到干扰发生了畸变

大家好，我近期正在使用AD8283这款芯片，配合着使用了专门的ADC数据采集板HSC-ADC-EVALCZ。

（图中是AD8283板与HSC-ADC-EVALCZ板的整体情况）
这两天新做了一块AD8283的板子和HSC-ADC-EVALCZ板一起配合采集数据，发现当AD8283的六个通道全部开启时，CLK+和CLK-信号受到了干扰而发生了畸变，导致VisualAnalog采集的数据不正常。

（上图是未受到干扰时AD8283的时钟情况（50MHz））
这个干扰通路目前看来是这样，AD8283的DSYNC和D0-D11上有快速跳变的高低电平（同步信号和转换数据），这些引脚接到了HSC-ADC-EVALCZ上，同时AD8283的CLK+和CLK-信号也接到了HSC-ADC-EVALCZ上，因此DSYNC和D0-D11信号变化引起的干扰就影响到了CLK+和CLK-，导致畸变，使得数据采集也不正常起来。

（上图是受到干扰后AD8283的CLK+和CLK-的情况）
按理说DSYNC、D0-D11、CLK+、CLK-对HSC-ADC-EVALCZ板来说都是输入信号，彼此之间不应该有干扰的，所以目前的这种现象让我很困惑，不知道原因，也不知道该如何解决。

（上图是受到干扰后AD8283采集的数据在VisuaAnalog中的显示情况）
william hill官网 里的大神们有没有遇到过类似的情况，有没有相关经验，可不可以帮忙分析下原因
很急，在线等！