AD9629或者AD9268等的使用配置器件输出时钟是全1

AD9629或者AD9268等的使用配置问题。器件的非SPI功能模式下是不是给定AD时钟就能从AD输出端口读取数据？
我是这样做的：1、FPGA产生50M时钟接至clk+，clk-直接GND；
                          2、FPGA的IO端口控制让CSB引脚拉高，SCLK和SDIO引脚拉低；
                          3、外围威廉希尔官方网站 按照ADI的评估板原理图设计。
我的差分输入VIN+为0.6V，VIN-为0.4V。但为什么器件输出时钟是全1？