FIFO使用dout也缺少替代词

我使用16位宽的FIFO深度127，具有不同的读写时钟。
wr_clk = 2 * rd_clk。
我同时做了rd_en和wr_en = 1。
在237 wr_clks之后，我正在切换完整信号（周期= wr_clk周期的两倍）。
我的dout也缺少替代词。
任何人都可以帮忙吗？

以上来自于谷歌翻译

以下为原文

I am using a 16 bit wide fifo of depth 127 with different read and write clocks. wr_clk= 2* rd_clk. I have made rd_en and wr_en=1 at the same time . After 237 wr_clks, I am getting toggling on full signal (with period= twice the period of wr_clk).
Also my dout is missing alternate words. Can any one help?

陆轶文

2019-2-26 06:44:31

即使完整的信号切换，因为写入速度比读取速度快，我认为不应该在dout处丢失备用数据。
可能是什么问题？

以上来自于谷歌翻译

以下为原文

Even if the full signal toggles, because write is at a faster rate than read, missing of alternate data at dout should not occur, I suppose. What may be the problem?