你好，
最近在使用adi
公司的dds
芯片ad9910
的DRG
扫频模式时有点疑问，请指教，非常感谢了。
设置参数如下:
使用外部25m
的时钟，内部倍频40
倍，故系统的内部时钟为1000Mhz
，设置为DRG
的扫频模式工作，起始频率设为100m
，截止频率设为200m
，POSI
tiVE STEP SIZE
设为10m
，positive (+Δ t) slope step intervals
设为4ns
（最小值，想实现快速扫频）
请问这个positive (+Δ t) slope step intervals
（此变量在0x0d
寄存器的Digital ramp positive slope rate
部分设置）是什么意思呢？
如果按照上述参数开始扫频，是先输出100m
，100m
信号持续4ns
，再输出110m
吗，100m
的周期为10ns
，如果这样的话100m
信号不能输出一个完整的周期就开始输出110m
信号了，是这样吗？
是不是需要将positive (+Δ t) slope step intervals
参数至少设为10ns
，才能保证上述扫频信号100m
、110m
、120 m…..200M
，共11
点的频率均输出1
个周期以上时间的信号？
2019-3-1 08:23:31
Gagewzl,
DDS才用相位累加器的原理来实现的，输出相位是连续的，也就是说，DDS允许扫频时的频率驻留时间小于一个信号周期。
Yiming
Gagewzl,
DDS才用相位累加器的原理来实现的，输出相位是连续的，也就是说，DDS允许扫频时的频率驻留时间小于一个信号周期。
Yiming
举报
举报
