tcl命令用于时序分析如何检查输入或输出的时间？

嗨，
以下是常见的时序tcl命令列表：
有关更多详细信息，请参阅以下文档：
http://www.xilinx.com/support/documentation/sw_manuals/xilinx2013_2/ug835-vivado-tcl-commands.pdf
问候，
在原帖中查看解决方案



以下为原文

Hi, 
 
Here is a list of common timing tcl commands:
 
 

 
You can refer to the following document for more details: 
http://www.xilinx.com/support/documentation/sw_manuals/xilinx2013_2/ug835-vivado-tcl-commands.pdf
 
Regards,
View solution in original post

嗨，Report_timing -from [get_ports xxx] -to [get_ports yyy]您可以尝试使用以下命令报告不同时钟域之间的路径.Report_timing -from [get_clocks xxx] -to [get_clocks yyy]您需要在使用之前使用create_clock命令定义时钟
这个。
您也可以使用GUI，转到工具 - >计时 - >报告计时。
这会将您引导至如下对话框。
在这里，您可以找到时间路径的有效起点/终点并进行相应分析。
谢谢，迪皮卡。
谢谢，迪皮卡.----------------------------------------------
---------------------------------------------- Google之前的问题
张贴。
如果某人的帖子回答了您的问题，请将帖子标记为“接受为解决方案”。
如果你看到一个特别好的和信息丰富的帖子，考虑给它Kudos（左边的明星）



以下为原文

Hi,

Report_timing -from[get_ports xxx] -to [get_ports yyy]

You may try below command to report paths between different clock domains

Report_timing -from[get_clocks xxx] -to [get_clocks yyy]

You need to define the clocks using create_clock command before using this.
 
You can also use GUI, go to Tools --> Timing --> Report timing. This directs you to dialog box as below . Here you can find the valid start points/end points for timing path and analyze accordingly.
 

Thanks,
Deepika.
Thanks,
Deepika.
--------------------------------------------------------------------------------------------
Google your question before posting. If someone's post answers your question, mark the post as answer with "Accept as solution". If you see a particularly good and informative post, consider giving it Kudos (the star on the left)

嗨，
您是否检查了TCL命令参考指南Pg 29，了解与时序相关的不同TCL命令-http：//www.xilinx.com/support/documentation/sw_manuals/xilinx2012_2/ug835-vivado-tcl-commands.pdf。
除此之外，还有许多Xilinx.com上的文档
几个文件。
1）http://www.xilinx.com/support/documentation/sw_manuals/xilinx2013_1/ug945-vivado-using-constraints-tutorial.pdf
2）http://www.xilinx.com/support/documentation/sw_manuals/xilinx2012_4/ug903-vivado-using-constraints.pdf
3）http://www.xilinx.com/support/documentation/sw_manuals/xilinx2012_2/ug938-vivado-design-analysis-closure-tutorial.pdf
希望这可以帮助。
一般约束页面 - 链接
谢谢，AnirudhPS：请将此标记作为答案，以防它有助于解决您的问题。如果帖子引导您找到解决方案，请给予赞誉。



以下为原文

Hi,
 
Have you Check the TCL command reference guide Pg 29 for the different timing related TCL commands - http://www.xilinx.com/support/documentation/sw_manuals/xilinx2012_2/ug835-vivado-tcl-commands.pdf. Apart from this thre are lots of documents out there on Xilinx.com
 
Few documents.
 
1) http://www.xilinx.com/support/documentation/sw_manuals/xilinx2013_1/ug945-vivado-using-constraints-tutorial.pdf
2) http://www.xilinx.com/support/documentation/sw_manuals/xilinx2012_4/ug903-vivado-using-constraints.pdf
3) http://www.xilinx.com/support/documentation/sw_manuals/xilinx2012_2/ug938-vivado-design-analysis-closure-tutorial.pdf
 
Hope this helps. General constraints page - link
Thanks,
Anirudh

PS: Please MARK this as an answer in case it helped resolve your query.Give kudos in case the post guided you to a solution.

嗨，
以下是常见的时序tcl命令列表：
有关更多详细信息，请参阅以下文档：
http://www.xilinx.com/support/documentation/sw_manuals/xilinx2013_2/ug835-vivado-tcl-commands.pdf
问候，



以下为原文

Hi, 
 
Here is a list of common timing tcl commands:
 
 

 
You can refer to the following document for more details: 
http://www.xilinx.com/support/documentation/sw_manuals/xilinx2013_2/ug835-vivado-tcl-commands.pdf
 
Regards,