“但是在WDI处输入低电平，理论上三极管不导通”--你的错误在这里。
NPN三极管，C和E对调的时候，也就是E电位比C电位高的时候，你以为它不导通，其实它仍然可以导通，只是它的放大倍数比较小。
所以在WDI处输入低电平，T3导通，把WDI`也拉低了。
从设计的角度来说，你犯了另一个错。就算T3如你所愿截止了，那WDI就是浮空状态。你怎么能让一个输入引脚浮空呢？
“但是在WDI处输入低电平，理论上三极管不导通”--你的错误在这里。
NPN三极管，C和E对调的时候，也就是E电位比C电位高的时候，你以为它不导通，其实它仍然可以导通，只是它的放大倍数比较小。
所以在WDI处输入低电平，T3导通，把WDI`也拉低了。
从设计的角度来说，你犯了另一个错。就算T3如你所愿截止了，那WDI就是浮空状态。你怎么能让一个输入引脚浮空呢？
1
举报
举报
