嵌入式学习小组
直播中

席连施

7年用户 194经验值
擅长:872545
私信 关注

请问VHDL语言和verilog语言有什么区别?

VHDL语言和verilog语言有何区别

回帖(8)

张琨

2019-3-29 11:32:03
verilog是图形化需要方便编程,vhdl是代码编程
举报

王鑫

2019-3-29 11:43:03
verilog语法类似C语言,VHDL语言更严谨,语法不像C语言那样。
举报

王雷

2019-3-29 11:56:57
如果着重于集成威廉希尔官方网站 的设计,则只需Verilog HDL就可以了,若要进行大规模系统设计,则就学习VHDL。​
举报

李华瑞

2019-3-29 12:07:57
区别不大,verilog更加灵活,VHDL更严谨,多人开发大型项目更规范
举报

更多回帖

发帖
×
20
完善资料,
赚取积分