裸机时钟设置中MPLLCON和CLKDIVN设置先后顺序不同导致结果

S3C2440芯片手册，p237
NOTES:
1. Although the MPLL starts just after a reset, the MPLL output (Mpll) is not used as the system clock until the software
writes valid settings to the MPLLCON register. Before this valid setting, the clock from external crystal or EXTCLK source
will be used as the system clock directly. Even if the user does not want to change the default value of MPLLCON
register, the user should write the same value into MPLLCON register.


我的理解是：只有在配置了MPLLCON register后，时钟才生效，如果调换，可能分频器无法工作吧

不知道对不对

感谢回复。

这段话我也看了，之前理解是设置了MPLLCON，MPLL才开始工作，在MPLL开始工作前，也就是机器刚开始启动时，按照时钟树来看是直接使用晶振作为FCLK工作的，也即是否设置MPLLCON仅和MPLL是否工作有关，但是和后面的分频器无关··所以才有MPLL和分频器设置顺序产生的异常的疑惑。

可能能知道启动时分频器是否工作，是否和MPLL启动有关就能解决了