FPGA|CPLD|ASICwilliam hill官网

张梅

6年用户 18经验值

私信关注

[问答]

请问怎么用verilog语言实现微分（累减）？

根据DDS产生了调频信号，请问对调频信号进行微分，该怎么累减，谢谢！

回帖（2）

星云云

2019-4-25 14:09:54

最佳答案

用计数器来累减可以吗

举报

李颜

2019-4-25 15:36:04

你是打算在程序上实现微分？

1

举报

张梅: 嗯嗯，是的，想用verilog语言实现微分

更多回帖

2

相关问答

×

20

完善资料，
赚取积分