IP_RAM读出的数据并不是在延时一个时钟周期后输出数据

5989 RAM IP核

问答对人有帮助，内容完整，我也想知道答案 0 在IP核RAM试验中，原子哥说ram中读出的数据是在延时一个时钟周期后输出数据，我觉得这里不对。在上升沿的时候，获取到的ram_addr是还未改变的地址，地址改变是在上升沿之后改变。所以ram中读出的数据是在当前上升沿时输出数据。验证的话可以在程序中把对ram_addr、ram_wr_data赋值改为CLK下降沿触发。仿真波形如下： ram中读出的数据并不是在延时一个时钟周期后输出数据，而是在当前时钟上升沿输出数据。此番理解不知道对不对，希望大家指正、探讨。 0
2019-5-9 21:34:59　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × jerry1978 该类别下有 6 个回答。邀请回答唯安an 该类别下有 5 个回答。邀请回答 vtwterwer 该类别下有 4 个回答。邀请回答 ChristineGu 该类别下有 4 个回答。邀请回答 bei232 该类别下有 4 个回答。邀请回答 diaoshayu 该类别下有 4 个回答。邀请回答 nyvvhxcs 该类别下有 4 个回答。邀请回答周小舟1 该类别下有 4 个回答。邀请回答 liese 该类别下有 4 个回答。邀请回答 h1654155957.9852 该类别下有 4 个回答。邀请回答 LY90186 该类别下有 4 个回答。邀请回答 hjh22678 该类别下有 4 个回答。邀请回答 vnwueurw 该类别下有 4 个回答。邀请回答 h1654155143.8514 该类别下有 3 个回答。邀请回答 cmh19 该类别下有 3 个回答。邀请回答 caoguiqun 该类别下有 3 个回答。邀请回答 mvueurtwd 该类别下有 3 个回答。邀请回答 60user7 该类别下有 3 个回答。邀请回答 h1654155957.9510 该类别下有 3 个回答。邀请回答 semiaxis 该类别下有 3 个回答。邀请回答举报李艳茹相关推荐 • 请教使用IP核的latency问题 3849 • 求问！！双口RAM读数据的时候为什么有延时 12149 • 如何通过Quartus II软件生成一个双端口的RAM IP核？ 1411 • 异步FIFO读出来数据个数抖动问题 4147 • 关于quartus例化ip ram或者rom的问题 15445 • 请问Altera RAM IP核怎么使用？ 626 • systick时钟节拍和精确延时问题 8984 • 为什么Altium打开AD文件并不是居中？ 7214 • FPGA如何实现多次读取RAM数据？ 9846 • 求助：用fifo ip核作延时输出数据 5025 2个回答

答案对人有帮助，有参考价值 0 图中第一个时钟上升沿读使能信号ram_rd_en=1，同时给出地址ram_addr=0；图中第二个时钟上升沿ram开始输出数据，ram_rd_data=0，相对于第一个时钟周期延时了一个时钟周期；图中第三个时钟上升沿才可以采到ram输出的数据0。

2019-5-10 09:42:04 评论举报柴扉

答案对人有帮助，有参考价值 0 要采集到是需要延时一个周期，但是芯片输出数据是没有延时的。

2019-5-10 09:55:47 评论举报张琳