FPGA|CPLD|ASICwilliam hill官网

亦婷亦然

7年用户 11经验值

擅长:嵌入式技术 CRF/无线

私信关注

[问答]

怎么用verilog语言设计一个100进制的可逆计数器，可以实现加减，置数，清零，进位，借位功能，大佬求帮助？

怎么用verilog语言设计一个100进制的可逆计数器，可以实现加减，置数，清零，进位，借位功能，大佬求帮助！

已退回3积分

回帖（2）

李萍

2019-5-13 19:35:05

有很多参考代码可以参考

举报

星云云

2019-5-15 15:37:33

这个不难的，主要逻辑和C语言是一样的，区别应该就在于需要配置输入输出口用于上板测试吧。所以你可以直接参考现成用C写的计数器，这个网上很多。

举报

更多回帖

2

相关问答

Verilog 计数器

×

20

完善资料，
赚取积分